ПредисловиеАрхитектурные решения процессоров семейства MC68000
Предпосылки создания
Особенности архитектуры микропроцессоров M68K
Программная модель
Режим адресации
Система команд
Организация магистрали
Исключения
Програмнная модель
Типы данных и режимы адресации
Организация данных в регистрах
Организация данных в памяти
Шина адреса (А23-А1)
Шина данных (D15-D0; MC68008: D7-D0)
Асинхронное управление шиной
Управление шинным арбитражем
Управление прерываниями (IPL0#, IPL1#, IPL2#)
Управление системой
Управление периферийными устройствами M6800
Функциональные коды процессора (FC0, FC1, FC2)
Синхронизация
Питание (V и GND)
Список сигналов16-битные операции с шиной
Операции передачи данных
Шинный арбитраж
Управление шинным арбитражем
Функционирование процессора при сбоях шины и останове
Операция сброса
Соотношение сигналов DTACK#, BERR# и HALT#
Асинхронные операции
Синхронные операцииПроцессоры MC6820, MC68EC020
Основные характеристики
Программная модель
Типы данных и режимы адресации
Обзор системы команд
Описание сигналов и операций магистрали
Сопроцессорный интерфейс
Внутренний кэш инструкций
Исключения
Основные характеристики и структура
Программная модель
Типы данных и режимы адресации
Система команд
Описание сигналов и операций магистрали
Внутренние кэши инструкций и данных
Устройство управления памятью
Сопроцессорный интерфейс
Исключения
Основные характеристики
Программная модель
Типы данных и режимы адресации
Система команд
Описание сигналов и операций магистрали
Устройство обработки с плавающей точкой
Устройство памяти
Исключения
Основные характеристики и структура
Структура и особенности работы устройств
Программная модель
Типы данных и режимы адресации
Система команд
Описание сигналов и операций магистрали
Специальные режимы MC68060
Исключения
Интегрированные процессоры и контроллеры семейства M68300
Приложение А
Приложение Б
Список литературы
ТИПЫ ДАННЫХ И РЕЖИМЫ АДРЕСАЦИИ
|