Приложение Б

ПЕРИФЕРИЙНЫЙ ИНТЕРФЕЙС МС6800

---

    Информация в данном приложении применима ко всем процессорам, кроме МС68ЕС000. Широкий класс периферии МС6800 фирмы Motorola непосредственно совместим с семейством М68000. Как процессоры М68000, так и М6800 используют отображенный на память ввод/вывод (для систем на базе МС68008 VMA# формируется внешней схемой), синхронная периферия М6800 хорошо взаимодействует с асинхронными процессорами М68000. Процессор модифицирует свой шинный цикл для удовлетворения требованиям цикла М6800 в любой момент, когда он распознает адрес устройства М6800. На рис.Б.1 показана блок-схема процесса передачи данных между процессором и устройствами М6800.
   Интерфейс с М6800 обеспечен тремя сигналами процессора: разрешения (E), достоверности адреса периферийного устройства (VPA#) и достоверности адреса памяти (VMA#). Сигнал разрешения соответствует сигналу E или сигналу фазы 2 устройств М6800. Частота шины составляет одну десяту частоты системной синхронизации М68000.
Временные характеристики Е позволяют работающую на частоте 1 МГц периферию использовать с 8 МГц- процессорами. Разрешение имеет цикл очередности 60/40, т.е. 6 системных тактов на нем удерживается низкий уровень, а 4 такта высокий. Этот цикл позволяет VPA# иметь доступ по следующим импульсам Е.
   В МС68000, МС68НС000, МС68НС001 и МС68010 для обозначения синхронизации с Е служит сигнал достоверности адреса памяти (VMA#). Внешняя схема, подобная показанной на рис.Б.2 (использующей TTL--логику), должна быть в системе для выдачи VMA#. Сигнал VMA# показывает устройству М6800, что на шине адреса имеется достоверный адрес устройства, а процессор синхронизирован с сигналом разрешения. На вход декодера VPA поступает сигнал активного высокого уровня, активизируемый тогда, когда выставлен AS# и адрес на шине адреса является адресом периферийного
устройства. Защелка слева устанавливается по срезу сигнала Е; защелка справа устанавливается по следующему срезу импульса системной синхронизации, активизируя VMA#. VMA# остается активным до следующего среза импульса системного тактирования, следующего за снятием декодируемого VPA. Рис.Б.3 показывает
временные характеристики сигнала VMA#, предоставляемого этой схемой.
   Временные параметры цикла М6800 показаны на рис.Б.4 и Б.5. В состоянии S0 цикла шина адреса находится в высокоимпедансном состоянии. Код функции выставлен на выходных линиях кода функции. В состоянии S1 на шину адреса выдается адрес. В состоянии S2 активизируется AS# для индикации того, что на шине достоверный адрес. Если шинный цикл является циклом чтения, в S2 также активизируется старший и/или младший строб данных (UDS#, LDS# для MC68000/MC68HC000/MC68HC001/МС68010) или строб данных (DS для МС68008). Если шинный цикл является циклом записи, в S2 на выводе R/W# формируется низкий уровень. В S3 цикла записи записываемые
данные выдаются на шину данных, а в S4 активизируются стробы данных для индикации достоверности данных на шине. Далее процессор вводит состояния ожидания до тех пор, пока не распознает активный сигнал VPA#.