ОПИСАНИЕ СИГНАЛОВ И ОПЕРАЦИЙ МАГИСТРАЛИ

---

   ШИНА АДРЕСА (А31-А0) - двунаправленная трехстабильная шина. В случае, когда MC68040 является хозяином магистрали, по ней передается адрес обращения текущего цикла (кроме циклов подтверждения). Когда магистралью управляет другое устройство, эти линии используются для доступа к внутренним кэшам в режиме "снупа".
    ШИНА ДАННЫХ (D31-D0) - двунаправленная трехстабильная шина. Используется для обмена данными между MC68040 и другими устройствами. По шине данных могут передаваться 8, 16 или 32 бита за один цикл, а при пакетной пересылке - 128 бит за четыре 32-битных пересылки.

    АТРИБУТЫ ПЕРЕСЫЛКИ
   Тип пересылки (ТТ1, ТТ0). Процессор использует эти двунаправленные трехстабильные линии для определения типа обращения в текущем цикле пересылки (табл.9.4). Если владельцем магистрали является другое устройство, эти сигналы определяют возможность режима "снупа", который возможен только в нормальном режиме и в режиме MOVE 16. Доступ типа "подтверждение" используется в циклах подтверждения прерывания и подтверждения точки останова.



   Модификация пересылки (ТМ2-ТМ0). Эти трехстабильные выходные сигналы обеспечивают передачу дополнительной информации по каждому типу пересылки. В табл.9.5 представлены значения сигналов ТМ2-ТМ0 для нормального и блочного обращений, а в табл.9.6 - для обращения к дополнительному логическому пространству. При обращениях подтверждения эти сигналы всегда имеют низкий уровень.


   Номер линии пересылки (TLN1, TLN0). Трехстабильные выходные сигналы, показывающие, по какой из четырех линий кэша данных идет нормальное обращение чтения или записи данных. При других типах обращений эти сигналы находятся в состоянии высокого импеданса (Z-состоянии).
    Атрибуты, программируемые пользователем (UPA1, UPA0). Трехстабильные выходные сигналы. Используются при нормальном и пакетном обращениях. При других типах обращений эти сигналы равны нулю. Когда MC68040 не владеет магистралью, эти сигналы переводятся в Z-состояние.
    Чтение/запись (R/W#). Двунаправленный трехстабильный сигнал. Определяет направление пересылки в текущем цикле. Высокий уровень соответствует циклу чтения, низкий - записи. Контроллер снупинга проверяет этот сигнал, когда MC68040 не является владельцем магистрали.
    Размер пересылки (SIZ1, SIZ0). Двунаправленные трехстабильные сигналы. Определяют размер пересылаемых данных. Контроллер снупинга проверяет эти сигналы, когда MC68040 не является владельцем магистрали.
    Блокировка LOCK# - выходной трехстабильный сигнал. Показывает, что текущая пересылка является частью неделимой операции "Чтение-Модификация-Запись".
    Конец блокировки LOCKE - выходной трехстабильный сигнал. Показывает, что текущая пересылка является последней в неделимой операции "Чтение-Модификация-Запись".
   Выход отключения кэша CIOUT# - выходной трехстабильный сигнал, отражающий содержимое поля СМ входа кэша адресной трансляции. Устанавливается для внешнего кэша при обращении к некэшируемой странице памяти. Если MC68040 не является владельцем магистрали, сигнал устанавливается в высокоимпедансное состояние.

            СИГНАЛЫ УПРАВЛЕНИЯ ПЕРЕСЫЛКОЙ В МАГИСТРАЛИ

    Начало пересылки TS# - двунаправленный трехстабильный сигнал. МС68040 устанавливает его в начале каждой передачи в течение одного периода. При альтернативном владельце магистрали сигнал отслеживается MC68040 для определения начала каждой снупируемой передачи.
    Развитие пересылки TIP# - выходной трехстабильный сигнал. Устанавливается для индикации продолжения пересылки по магистрали. Когда процессор передает магистраль, сигнал снимается по завершению текущей пересылки, после чего переводится в высокоимпедансное состояние.
    Подтверждение пересылки ТА#.
    Двунаправленный трехстабильный сигнал, показывающий завершение затребованной пересылки. Если MC68040 владеет магистралью, ТА является входным. При альтернативном владельце магистрали ТА отслеживается MC68040 для определения завершения каждой пересылки.
   Подтверждение ошибки пересылки TEA# - входной сигнал, указывающий ошибку во время передачи по магистрали. Если он установлен одновременно с ТА#, то процессор должен повторить передачу.
    Запрет кэширования пересылки TCI#.
     Входной сигнал, запрещающий чтение загружаемой информации во внутренние кэши MC68040. Игнорируется в циклах записи, а также в пересылках по магистрали при альтернативном владельце.
    Запрет пакетной пересылки TBI# - входной сигнал, показывающий процессору, что адресованное устройство не поддерживает режима пакетной передачи. При альтернативном владельце магистрали сигнал отслеживается MC68040 для определения завершения каждого цикла.
    Разрешение фиксации данных DLE - входной сигнал, используемый в DLE-режиме работы магистрали с целью фиксации входных данных в циклах чтения. Этот режим используется для поддержки памяти с асинхронным интерфейсом (вместо привязки к фронтам BCLK в синхронном интерфейсе).