ОПЕРАЦИИ ПЕРЕДАЧИ ДАННЫХ

---

       ЦИКЛ ЗАПИСИ

   В течение цикла записи процессор посылает байты данных в память или периферийному устройству. На рис. 4.3 и 4.4 показано выполнение цикла записи.
   8-битная операция требует двух циклов для записи слова, сопровождаемых выдачей строба данных в каждом. Адресная шина содержит бит A0 для выбора нужного байта. Восемь состояний цикла записи следующие.
   СОСТОЯНИЕ 0. Цикл записи начинается с S0. Процессор помещает соответствующий функциональный код на выводы FC2-FC0 и формирует на R/W# высокий уровень (если после предыдущего цикла записи на нем остался низкий уровень).
   СОСТОЯНИЕ 1. Входя в S1, процессор помещает нужный адрес на шину адреса.    СОСТОЯНИЕ 2. По фронту S2 процессор вырабатывает AS# и подает низкий уровеньна R/W#.
   СОСТОЯНИЕ 3. В S3 шина данных переходит из высокоимпедансного состояния, когда на нее поступают записываемые данные.
   СОСТОЯНИЕ 4. По фронту S4 процессор формирует LDS# или DS# и ожидает сигнала прекращения цикла (DTACK# или BERR#) или VPA# сигнала от периферии MC6800. Когда VPA# активен в S4, цикл становится периферийным циклом (приложение Б). Если ни один сигнал прекращения не получен до окончания S4, процессор вводит состояния ожидания (полные такты синхронизации) до прихода DTACK# или BERR#.
   СОСТОЯНИЯ 5, 6. Сигналы на шине не изменяются.    СОСТОЯНИЕ 7. Переходя в состояние S7 по спаду тактового импульса, процессор снимает AS#, LDS# и DS#. По следующему фронту процессор переводит шины адреса и данных в высокоимпедансное состояние и устанавливает на R/W# высокий уровень. В это время устройство снимает DTACK# или BERR#.